PCB-ontwerp, lay-out, schema's en probleemoplossing: de complete gids

PCB Ontwerp en lay-out: kernprincipes voordat u één spoor routeert

PCB-ontwerp en -lay-out is het proces waarbij een elektrisch schema wordt vertaald naar een fysiek bord: componenten worden geplaatst, kopersporen worden gerouteerd, laagstapelingen worden gedefinieerd en productiebestanden worden voorbereid. De kwaliteit van deze vertaling bepaalt of een bord aan de eerste build werkt of weken in debug-cycli doorbrengt. Slechte lay-outbeslissingen – onvoldoende speling, verkeerde trace-impedanties, ongecontroleerde retourpaden – veroorzaken fouten die geen enkele componentselectie kan verhelpen.

Een gestructureerde lay-outvolgorde voorkomt de meeste van deze problemen. De standaardworkflow is: definieer bordomtrek en lagenstapeling → plaats hogesnelheids- en stroomcomponenten eerst → routeer kritieke netten (klok, differentiële paren, stroomvlakken) → routeer secundaire signaalsporen → voer ontwerpregelcontroles (DRC) uit → genereer Gerber- en boorbestanden. Direct naar de routering gaan zonder de plaatsing af te ronden is de meest voorkomende oorzaak van nabewerking.

Laagstapeling en impedantiecontrole

Voor elk bord dat signalen boven 100 MHz draagt, zijn gecontroleerde impedantiesporen niet onderhandelbaar. Een standaard 4-laags stapeling – signaal / aarde / voeding / signaal – biedt een solide referentievlak onder alle routeringslagen, waardoor de trace-impedantie voorspelbaar blijft. Streef naar 50Ω voor sporen met één uiteinde en 100Ω differentieel voor de meeste digitale interfaces (USB, HDMI, PCIe). De spoorbreedte voor een 50Ω microstrip op FR-4 met een diëlektricum van 0,2 mm is ongeveer 0,38 mm, maar bevestig dit altijd met de stapelgegevens van uw fabrikant, aangezien de diëlektrische dikte en Dk (diëlektrische constante) variëren tussen leveranciers.

Regels voor plaatsing van componenten

Plaatsing verbetert de routeringsefficiëntie en signaalintegriteit. Belangrijke regels die lay-outiteraties verminderen:

• Ontkoppelcondensatoren plaatsen binnen 0,5 mm van IC-voedingspinnen , op dezelfde laag, waarbij de via verbinding maakt met het voedingsvlak na de condensator - niet tussen de IC-pin en de dop.
• Clustercomponenten per functioneel blok: houd de MCU, het kristal en de ontkoppelingskappen bij elkaar; afzonderlijke analoge en digitale secties met een fysieke opening of gesplitste vlakgrens.
• Oriënteer IC's zo dat hun hogesnelheidssignaalpoorten gericht zijn op de netten waarmee ze verbinding maken, waardoor de spoorlengte wordt geminimaliseerd en kruisende retourpaden worden vermeden.
• Houd sporen met hoge stroomsterkte (motordrivers, stroomomvormers) uit de buurt van gevoelige analoge ingangen; overspraak van een schakelende stroomrail kan ADC-metingen op afstanden tot 5 mm op dezelfde laag beschadigen.

Software voor het ontwerpen van printplaten: het juiste gereedschap kiezen

De juiste printplaatontwerpsoftware is afhankelijk van de teamgrootte, de complexiteit van het bord en het budget. Alle moderne EDA-tools delen een gemeenschappelijke workflow – schematische weergave → netlijst → PCB-indeling → DRC → fabricage-uitvoer – maar ze verschillen aanzienlijk wat betreft routeringsmogelijkheden, bibliotheekkwaliteit, samenwerkingsfuncties en simulatie-integratie.

Voor professionele hardwareteams, Altium-ontwerper blijft de benchmark in de sector voor high-density, high-speed boardontwerp – de interactieve router, differentieel paarbeheer en native 3D MCAD-integratie rechtvaardigen de kosten voor complexe projecten. KiCad 7 heeft de kloof aanzienlijk gedicht voor platen met 4 tot 8 lagen en is nu de standaard voor open-sourcehardware. Teams die prioriteit geven aan samenwerking in de cloud en directe fabrieksintegratie maken steeds vaker gebruik van EasyEDA in combinatie met JLCPCB voor snelle prototypingcycli van minder dan 72 uur.

Schematisch diagram van PCB: van circuitconcept tot lay-outklare netlijst

Een schematisch diagram voor PCB is de logische weergave van een elektronisch circuit: het definieert elk onderdeel, elke elektrische verbinding en elke referentie-aanduiding, maar bevat geen informatie over de fysieke plaatsing. Het schema is het contract tussen de circuitontwerper en de layoutingenieur: elk net op het schema moet correct in koper op het bord worden gerealiseerd, zonder onbedoelde verbindingen en zonder ontbrekende verbindingen.

Een schakelschema voor een printplaat volgt standaardconventies die het leesbaar maken voor teams en softwareplatforms:

• Stroomrails horizontaal aan de bovenkant van het vel lopen; grondsymbolen verbinden zich onderaan. Positieve spanningsrails (VCC, VBUS, VBAT) gebruiken verschillende netlabels, die nooit bij toeval worden gedeeld.
• Signaalstroom beweegt van links naar rechts: de invoer komt van links binnen, de uitvoer gaat naar rechts. Deze conventie maakt het schema leesbaar zonder uitleg.
• Nette etiketten vervang lange draadtrajecten op schema's met meerdere pagina's. Elk netlabel moet uniek en consistent zijn; een discrepantie tussen pagina's creëert een fantoomopen circuit dat DRC niet kan opvangen.
• Ontkoppelcondensatoren worden naast de IC geplaatst die ze op het schema ontkoppelen, met behulp van een apart stroomsymbool - dit helpt de lay-outingenieur te begrijpen welke dop bij welke pin hoort.
• Referentie-aanduidingen volg standaardvoorvoegsels: R (weerstand), C (condensator), U (IC), J (connector), L (inductor), Q (transistor), D (diode).

Elektrische regelscontroles (ERC) in de schematische tool sporen de meeste bedradingsfouten op voordat het ontwerp de lay-out bereikt: niet-verbonden pinnen, pinnen die worden aangedreven door meerdere bronnen, stroomconflicten. Het is verplicht om ERC uit te voeren tot nul fouten voordat de netlijst wordt geëxporteerd; layout kan een schematische fout niet herstellen.

PCB via in-pad: wanneer moet u het gebruiken en hoe moet u het goed doen?

Een PCB via-in-pad plaatst een doorgaand gat of blinde via rechtstreeks in het SMD-landpad van een component, in plaats van een kort spoor van het pad naar een nabijgelegen via te leiden. Deze techniek wordt voornamelijk gebruikt bij BGA's met een fijne toonhoogte (ball grid array-pakketten), QFN's en andere componenten waarbij de afstand tussen de pads te krap is om een ​​ontsnappingsspoor langs de pad te leiden.

Waarom Via in Pad de prestaties bij hoge snelheden verbetert

Het routeren van een korte dog-leg-trace van een BGA-pad naar een via introduceert inductie en kan een stomp creëren die hoogfrequente signalen reflecteert. Via in pad elimineert dit spoor volledig, het verminderen van parasitaire inductie met 30-50% vergeleken met een ontsnappingsspoor van 0,5 mm met hondenpootjes. Voor DDR5-, PCIe Gen 4/5- en 10GbE-interfaces met een snelheid boven 8 GT/s is dit verschil meetbaar in de oogdiagrammarge.

Via-in-pad maakt ook een strakkere BGA-ontsnappingsroute mogelijk - een BGA met een steek van 0,65 mm heeft slechts ~0,25 mm tussen de padranden, wat niet mogelijk is voor een standaard via naast het pad zonder de minimale ringvormige ring- en spelingsregels te schenden. Via inpad is de enige haalbare ontsnappingsstrategie voor pakketten met een steek kleiner dan 0,5 mm.

Productievereisten

Via-in-pad vereist een specifieke fabricagebehandeling die de kosten verhoogt. De via-cilinder moet dat zijn gevuld met geleidende of niet-geleidende epoxy en afgedekt (geplateerd) vóór het aanbrengen van het soldeermasker. Zonder vulling trekt het soldeer tijdens het terugvloeien door de via-cilinder, waardoor de verbinding wordt uitgehongerd en intermitterend contact of ontgassingsholtes worden veroorzaakt. Specificeer "via vuldopplaat" expliciet in uw fab-notities - het is geen standaardproces. Verwacht een fabricagekostenpremie van 15-25% voor via-in-pad-kaarten vergeleken met standaard via's.

• Geleidende vulling heeft de voorkeur voor stroom- en aardingsvia's - het verbetert de thermische en stroomvoerende prestaties via de via.
• Niet-geleidende vulling is acceptabel voor signaalvia's en is doorgaans goedkoper.
• De minimale afgewerkte gatgrootte voor via-in-pad is doorgaans 0,1 mm (lasergeboorde microvia's) tot 0,2 mm (mechanische boor), afhankelijk van de plaatdikte en de beperkingen op de aspectverhouding.

PCB Thermal Hotspot Map: warmteconcentratie identificeren en repareren

Een PCB-thermische hotspotkaart is een visuele analyse van de warmteverdeling – gegenereerd door simulatie vóór de fabricage of door middel van infrarood (IR) camerametingen op een live-bord – die laat zien welke delen van de PCB de veilige bedrijfstemperaturen overschrijden. Hotspots veroorzaken versnelde veroudering van componenten, vermoeidheid van soldeerverbindingen en regelrechte thermische uitschakeling in stroombeheer-IC's, MOSFET's en lineaire regelaars.

Op simulatie gebaseerde thermische analyse

Moderne PCB-ontwerpsoftware met thermische simulatie (Ansys Icepak, Cadence Celsius, Altium's geïntegreerde thermische oplosser) genereert hotspot-kaarten door vermogensdissipatiewaarden op elke component toe te passen en de warmtegeleidingsvergelijking over de hele linie op te lossen. De vereiste inputs omvatten component theta-JB (thermische weerstand van verbinding tot bord), kopergietdekking, via-dichtheid en omgevingstemperatuur plus luchtstroomomstandigheden. Borden met een vermogensdichtheid boven 5 W/cm² vereisen vrijwel altijd simulatie vóór de eerste bouw – het herwerken van thermische problemen na de fabricage is duur en soms onmogelijk zonder een bord-re-spin.

IR-camerameting op live boards

Voor ingebouwde borden kan een FLIR of soortgelijke mid-wave IR-camera met een resolutie van 320×240 of beter hotspots oplossen tot aan individuele QFN-pads wanneer deze op de juiste werkafstand wordt gebruikt. Laat het bord ten minste 10 minuten op volle belasting draaien voordat u thermische beelden maakt. Het duurt enkele minuten voordat de oppervlaktetemperatuur een stabiele toestand bereikt, en vroege metingen onderschatten de piektemperaturen van de juncties. Elke oppervlaktetemperatuur daarboven 85°C onder standaard omgevingsomstandigheden rechtvaardigt onderzoek; Veel componenten van consumentenkwaliteit zijn geschikt voor een behuizingstemperatuur van 85°C, wat betekent dat de interne junctietemperatuur al dichtbij of boven de limiet ligt.

Lay-outoplossingen voor thermische hotspots

Zodra hotspots zijn geïdentificeerd, zijn correcties op lay-outniveau de meest effectieve oplossing:

• Thermische via's — Arrays van gevulde via's onder het blootliggende kussentje van stroom-IC's geleiden warmte naar interne koperen vlakken. Een standaard 3x3 via-array onder de thermische pad van een QFN vermindert theta-JB met 20-40% ten opzichte van geen via's.
• Kopergietexpansie — Door het kopergietoppervlak rond een hete component met 2× te vergroten, wordt de oppervlaktetemperatuur doorgaans met 5–15°C verlaagd, afhankelijk van de koperdekking en de luchtstroom van de plaat.
• Componentenspreiding — Het uit elkaar plaatsen van warmtegenererende componenten voorkomt thermische koppeling; twee dissiperende apparaten binnen 3 mm interageren thermisch en verhogen elkaars stabiele temperatuur.
• Bevestigingsgebieden voor koellichaam — Voor componenten met een continue dissipatie van meer dan 2 W specificeert u een bordgebied vrij van soldeermaskers en componenten naast de verpakking, zodat opklikbare of zelfklevende koellichamen mogelijk zijn.

Problemen met een PCB oplossen: een systematische aanpak voor foutopsporing

Als we weten hoe we problemen met een PCB efficiënt kunnen oplossen, onderscheidt technici die debug-loops binnen enkele uren sluiten, zich van degenen die dagenlang willekeurig componenten verwisselen. De sleutel is het volgen van een gestructureerde isolatiemethode in plaats van gissen; de meeste PCB-fouten zijn gelokaliseerd in een enkel functioneel blok, en systematische metingen verkleinen het foutdomein snel.

Stap 1: Visuele inspectie vóór het inschakelen

Voordat u een nieuwe of verdachte kaart van stroom voorziet, moet u deze visueel en met een multimeter inspecteren. Controleer op soldeerbruggen op IC's met een fijne steek (een loep van 10× of een digitale microscoop bij 40× onthult bruggen die onzichtbaar zijn voor het blote oog), controleer polariteitsgevoelige componenten (elektrolytische kappen, diodes, IC's met asymmetrische pinouts) en meet de weerstand tussen stroom- en aardrails. Een weerstand van minder dan 10Ω over de hoofdvoedingsrail vóór het inschakelen duidt op een kortsluiting — het aanleggen van spanning op een kortgesloten bord riskeert het verbranden van sporen en het vernietigen van componenten.

Stap 2: Power Rail-verificatie

Breng de stroomrails in volgorde naar voren, beginnend met de hoofdingang en via elke uitgang van de regelaar. Controleer de spanning op de uitgangspin van de regelaar en vervolgens op de IC-voedingspinnen; een spanningsval tussen deze twee punten duidt op spoorweerstand of op een via met een slechte coating. Controleer de rimpel op elke rail met een oscilloscoop (AC-koppeling, bandbreedtelimiet van 20 MHz); rimpel overschrijden 50 mV piek-tot-piek op een digitale voeding kunnen logische fouten veroorzaken die firmwarefouten nabootsen.

Stap 3: Functionele blokisolatie

Verdeel het bord in functionele blokken (voeding, MCU, communicatie, randapparatuur) en test ze waar mogelijk afzonderlijk. Voor een MCU die niet wil opstarten, controleer eerst of de kristaloscillator werkt (meet aan de XTAL-pin met een scoop; een vlak signaal betekent geen oscillatie), controleer vervolgens of de reset-pin goed loskomt en controleer vervolgens de SWD/JTAG-foutopsporingsinterface. Een logische analysator op de bus helpt onderscheid te maken tussen firmwareproblemen en hardwarefouten. Als er geldige SPI-klok- en MOSI-signalen aanwezig zijn, maar MISO stil is, ligt de fout stroomafwaarts van de MCU.

Stap 4: Algemene PCB-foutsignaturen

• Onderbroken reset onder belasting — Onderspanning van de voeding tijdens stroompieken; controleer de bulkcapaciteit nabij de MCU-voedingspin en controleer of de voedingsrail niet onder de minimale bedrijfsspanning van het IC zakt tijdens GPIO-schakelgebeurtenissen.
• Overmatige stroomafname zonder uitvoer — Vergrendeling in een CMOS IC (veroorzaakt door ESD of schendingen van de stroomsequencing) of een kortgesloten bypass-condensator; isoleren door de IC's één voor één uit de voedingsrail te verwijderen.
• Communicatiefouten op hogesnelheidsinterfaces — Impedantie-mismatch, stub-reflecties of ontbrekende afsluiting; verifieer met een TDR (tijddomeinreflectometer) of leid af uit oogdiagrammetingen op een oscilloscoop.
• Functioneel falen alleen bij temperatuur — Component buiten het gespecificeerde temperatuurbereik, of een via-scheur die opengaat onder thermische uitzetting; plaats de kaart in een thermische kamer en controleer de foutdrempel.
• ADC-metingen zijn afwijkend of vertonen ruis — Ground plane split of digitale schakelruiskoppeling naar de analoge referentie; controleer of AGND en DGND op één enkel sterpunt zijn aangesloten en dat het analoge gedeelte geïsoleerd is van schakelende regelaars.